(19)日本国特許庁 (JP) (12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-330962

(43)公開日 平成11年(1999)11月30日

技術表示箇所 FΙ (51) Int. Cl. * * 識別記号 庁内整理番号 H03L 7/18 H03L 7/197 7/08 7/08

> 審査請求 未請求 請求項の数2.0L (全8頁)

特願平10-128967 (21)出願番号

平成10年(1998)5月12日 (22)出願日

(71)出願人 000191238

新日本無線株式会社

東京都中央区日本橋横山町3番10号

山本 隆三 (72)発明者

埼玉県上福岡市福岡二丁目1番1号 新日


本無線株式会社川越製作所内

(54) 【発明の名称】 P L L シンセサイザ発振器

(57)【要約】

位相雑音の少ないPLLシンセサイザ発振器 を提供することを目的とする。

電圧制御発振器と、前記電圧制御発振器 【解决手段】 の信号を可変分周する可変分周器と、前記可変分周器か らの信号と基準信号のそれぞれの位相を比較する位相比 較器と、前記位相比較器の出力の低周波成分を前記電圧 制御発振器に帰還させるループフィルターとからなり位 相同期を行うPLLシンセサイザにおいて、前記可変分 周器のタップ出力信号と基準信号とで位相比較を行うP LLシンセサイザ発振器とした。



【特許請求の範囲】

【請求項1】 電圧制御発振器と、前記電圧制御発振器の信号を可変分周する可変分周器と、前記可変分周器からの信号と基準信号との位相を比較する位相比較器と、前記位相比較器の出力の低周波成分を前記電圧制御発振器に帰還させるループフィルターとからなり、位相同期を行うPLLシンセサイザ発振器において、前記可変分周器を分周器を複数段接続して構成し、該分周器を複数段接続して構成し、該分周器を複数段接続して構成し、該分周器を複数段接続して構成した可変分周器のうちの途中の一段から取りだした信号と、該信号に対応する基準信号とで位相 10比較を行うことを特徴とするPLLシンセサイザ発振

【請求項2】 前記分周器を複数段接続して構成された可変分周器のうちの一段から、位相比較のための基準となる信号の周波数の整数倍の関係にある周波数の信号を取り出し、位相比較を行うことを特徴とする請求項1記載のPLLシンセサイザ発振器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、Phase Locked Loop (以下PLL) シンセサイザ発振器に関し、特にPLLシンセサイザ発振器の低位相雑音化技術に関する。

[0002]

【従来の技術】従来のPLLシンセサイザ発振器の構成 の一例を図3に示す。 PLLシンセサイザ発振器の構成 で出力周波数と基準信号の設定に柔軟性があり、最も一 般的に採用されているモジュラスプリスケーラを用いた 構成例である。本図において、1は発振周波数が電圧に より制御できる電圧制御発振器、2は電圧制御発振器1 の信号を出力端子と分周器とに分配する分配器、3は電 圧制御発振器の発振周波数を後述するモジュラスプリス ケーラにおいて分周動作が可能な周波数まで低減するた めの分周比が1/Xのプリスケーラ、4は制御信号によ り分周比が1/M又は1/(M+1)に切換え可能なモ ジュラスプリスケーラ、6はモジュラスプリスケーラ4 の分周比切換信号発生用の分周比が1/Aの分周器、7 は後述する可変分周器9からの信号と基準信号との位相 を比較する位相比較器、8は位相比較器7の信号の低周 波成分を電圧制御発振器1にフィードバックするための ループフィルタ、9は分周比が1/NでありこのNの値 が可変できる可変分周器である。

【0003】又、同図においてfvc。は電圧制御発振器1によって発振した信号の周波数を、finlは周波数fvc。の信号が分周比が1/Xのプリスケーラ3によって分周された周波数を、foは位相比較器7において位相比較するための基準となる周波数を表しており、M-CNTは、モジュラスプリスケーラ4の分周比切換信号発生用の分周比が1/Aの分周器6により発生されたモジュラスプリスケーラ4の分周比を1/M又は1/50

(M+1) に切り替えるための制御信号である。

 $[0\ 0\ 0\ 4]$ このような構成においては、本図における各定数、つまり周波数 $f_{1\ N}$ 、 $f_{V\ C}$ 。及び f_{Φ} ,分周比 X , M , N , A の関係は以下の式により表わすことができる。

 $f_{iN} = f_{vCo} / X$

 $f_{1N} / (MN + A) = f \phi$

なお、N>A, $f_{!,N} / f \phi > M^2$ であり、X, M, N. Aは正の整数であるものとする。

【0005】 ここで、図3において一般化された値として表わされている周波数 f_{1N} 、 f_{VC} 。及び f_{Φ} ,分周比 X, M, N, A に対して、所用の出力周波数と基準信号周波数の値が例えば

出力周波数 : 2575 M H z

基準信号周波数 : 20MHz

であるとして、また、現状使用可能な部品性能等を考慮して、分周比X, M, N, Aを決定すると、各定数は例えば以下のようになる。

X = 2

20 M = 16

 $N = 3 \ 2$

A = 3

更にこれらの定数と上記の出力周波数及び基準信号周波数から f ϕ の値も f ϕ = 2. 5 MHz として決定され、基準信号周波数を f ϕ の周波数に分周するための新たな定数 n の値も n = 8 として決定される。

【0006】図4は、上記のように決定された数値を、図3における一般化された各定数に当てはめた具体的な回路である。以下、図4によってシンセサイザの動作を説明する。同図において、 $1\sim9$ は図3において説明した構成と同一であるが、図3における一般化した分周比を具体的な値、つまりX=2、M=16、N=32、A=3としている。又、図4には図3にない分周器10が追加されているが、これは基準信号の周波数である20 MH2から位相比較周波数(f ϕ) の2. 5 MH2 の信号を得るための分周比が1/8 の分周器である。

【0007】電圧制御発振器1は印加される電圧により発振する周波数が制御できる発振器であり、この例の場合発振周波数が2575MHzになるようなパイアス電圧が印加されて発振している。この電圧制御発振器1から出力された周波数が2575MHzの信号は分配器2によって分配され、一方の信号は出力端子に導かれ出力として取り出され、もう一方の信号は、分周比が1/2であるプリスケーラ3に入力される。このプリスケーラ3は、周波数を次のモジュラスプリスケーラ4においては2分周されるので周波数は1287.5MHzの信号となり、モジュラスプリスケーラ4に入力される。

【0008】モジュラスプリスケーラ4に入力された信

号は、モジュラスプリスケーラ4、分周器9及びモジュラスプリスケーラの分周比を制御するための分周器6とによる総合的な動作により、以下に説明するような分周動作が行われる。

【0009】モジュラスプリスケーラ4はM-CNTの値によりその分周比を切り替えることができ、M-CNでのが"1"のとき分周比が1/17になり、その値が"1"のとき分周比が1/16になるものとするためになった。から間比なケーラの分周比を制御するための分周比を制御するため出て3分周としてもジュラスプリスケーラ4の分周比を例の出てでいる。つまりモジュラスプリスケーラ4の分周比を別り出ている。フリスケーラの分間比を制御するための対応を引いる。フリスケーラの分間比を制御するための対応でいる。フリスケーラの分間とを制御するための対応になる。出力が"1"になるまで、即ちその分周器9からの出力が"1"になるまで、そのあと分周器9からの出力が"1"になるまで分周器6に加えられるまで分周比1/16の状態が続くことになる。

【0010】その結果、モジュラスプリスケーラ4、分周器9、モジュラスプリスケーラの分周比を制御するための分周器6を全体としてみたときの総合的な分周数Nは、一般化した定数によって表すと、N=(M+1)A+M(N-A)=MN+A、となる。このことは、定数AをN>Aの範囲内の適当な整数値に設定することにより、所望の分周比を得ることが可能となる。

【0011】そして今、例として説明しているM=16、N=32、A=3の場合には、N=515となり、モジュラスプリスケーラ4に入力された信号は、モジュラスプリスケーラ4、分周器 9 及びモジュラスプリスケーラの分周比を制御するための分周器 6 によって515分周され、この結果分周器 3 から出力された周波数 12 87.5 MHz の信号は周波数 2.5 MHz の信号となり位相比較器 7 に入力される。

【0012】位相比較器7には、上記したような、モジ ュラスプリスケーラ4、分周器9及びモジュラスプリス ケーラの分周比を制御するための分周器 6 によって分周 されて周波数が2.5MHzとなった信号の他に、周波 数20MHzの基準信号を8分周した2.5MHzの安 定した周波数の信号が入力され、この両信号は互いに位 相比較され、両信号に位相差が無い場合は分周器9から の出力信号は無く、両信号に位相差が有る場合はその位 相差に応じた誤差信号が位相比較器7の出力としてルー プフィルタ8に入力される。ループフィルター8は、低 域通過フィルターであり、位相誤差出力の髙周波成分は 除去され低周波成分のみが通過して電圧制御発振器1に 帰還され、位相誤差電圧がある場合、つまり電圧制御発 振器 1 から出力され分周器を経て位相比較器 7 に入力さ れた信号の周波数が基準信号の安定な周波数と比較して 位相のずれがある場合には電圧制御発振器1に印加され るバイアス電圧が変化することによりその発振周波数を 変化させ、誤差電圧がなければ電圧制御発振器 1 の周波数を変化させることがなく周波数がロックされることにより水晶発振器などの安定した周波数との位相同期が行われる。

【0013】このようにして、水晶発振器などの安定した周波数を分周して得られた位相比較のための周波数 (上記の例においては2.5MHz)の整数倍の周波数が得られるPLLシンセサイザ発振器として近年急速に普及した携帯電話などに重要な技術として使用されている。

[0014]

【発明が解決しようとする課題】しかしながら、前記し たような従来の回路では、所用の周波数の値と部品の性 能及び各定数の関係式により出力周波数と位相比較周波 数の比が決定され、又、基準信号周波数と位相比較周波 数の比が決定されることになる。結局、全体の分周数が 決定されることになる。例えば、fvc。(出力周波 数) = 2 5 7 5 M H z 、 f φ = 2 . 5 M H z なら全体的 な分周比は1030ということになる。ここにおいて、 位相雑音性能を要求される場合には、必要とする出力周 波数での位相雑音の分周比分低い位相雑音レベルで位相 比較する必要がある。すなわち、必要とする出力信号の 位相雑音に対して出力信号を分周した信号はその分周数 の対数を取った値だけ位相雑音を低い状態で取り扱わな ければならない。この式は、一2010g:。 fvco / f φ [d B] で表され、上記の数値を当てはめると、 $-20\log_{10} f_{vco} / f\phi [dB] = -2010$ $g_{10} 2575MHz/2.5MHz[dB] = -20$ $l \circ g_1 \circ 1030 [dB] = 60.3 [dB]$ となる。結局、約60dBも位相雑音の低いレベルにお いて位相比較をする必要が有ることになり、分周器と位 相比較器などの容易に低減することが困難な位相雑音ノ イズフロアに制限され、所用の位相雑音性能が得られな いという問題があった。このような問題を改善するため の方法としては、位相比較周波数foを高くする、すな わち分周数を低くする、又、ノイズフロアの低い分周器 や位相比較器を使用すること等が考えられるが、以下の 理由により困難であった。

【0015】1. 位相比較周波数は、必要とされる出力 周波数、基準信号周波数により制約され、決定される。 2. 分周数を低くするためには周波数変換(ダウンコン パータ)等を使用しシンセサイザー入力周波数をより低 い周波数に変換する必要があるが、そのために構成が複 雑となり、必然的にコストが高くなることが避けられない。

3. プリスケーラ、モジュラスプリスケーラ、位相比較と分周器の位相雑音のノイズフロアは部品レベルでは管理されておらず、使用者側で確認する必要があり、また 廉価な一般品ではノイズフロア性能は限界にきている。 本発明は前記したような問題を解決し、位相雑音の少な

5 (

いPLLシンセサイザ発振器を提供することを目的とす る。

[0016]

【課題を解決するための手段】前記した課題を解決する ために、以下のようにした。第1の発明においては、電 圧制御発振器と、電圧制御発振器の信号を可変分周する 可変分周器と、可変分周器からの信号と基準信号との位 相を比較する位相比較器と、位相比較器の出力の低周波 成分を電圧制御発振器に帰還させるループフィルターと おいて、可変分周器を分周器を複数段接続して構成し、 分周器を複数段接続して構成した可変分周器のうちの途 中の一段から取りだした信号と、信号に対応する基準信 号とで位相比較を行うPLLシンセサイザ発振器とし た。

【0017】第2の発明においては、分周器を複数段接 続して構成された可変分周器のうちの一段から、位相比 較のための基準となる信号の周波数の整数倍の関係にあ る周波数の信号を取り出し、位相比較を行う請求項1記 載のPLLシンセサイザ発振器とした。

[0018]

【作用】出力周波数の分周器の途中段階の周波数成分 (foの整数倍)を取り出すことにより、最終的に分周 された周波数と比較して高い周波数によって基準信号の 周波数と位相比較を行うことにより、分周器及び位相比 較器のノイズフロアの影響を低減することがてき、低位 相雑音化を実現できる。

【0019】図5は、図4で示した構成例の各部の波形 のタイミングチャートを示したものである。本図中にお いて(U)の波形は20MHzの基準信号、(V)の波 形はN分周器の分周途中段階の信号出力(20MHz成 分のタップ出力)、(W)の波形は位相比較器の出力信 号であり、正電圧側と負電圧側とのパルスの幅が等しい ために、これをループフィルタを通過させることにより 髙鯛波成分を除くことにより平均化された信号は零とな り、ロック状態すなわち位相同期状態となっている。2 0 MHz で位相比較を行った場合であっても従来の位相 比較周波数の周期で平均化することにより位相差零でロ ック状態が可能な動作をする。

[0020]

【発明の実施の形態】以下、本発明の実施の形態におけ る回路構成例について説明する。図1は本発明の1実施 例を示すものである。本図において、1は電圧制御発振 器(図中でVCOと表示)、2は出力端子と分周器とに 発振器出力を分配する分配器、3は分周比が1/2の単 分周プリスケーラ、4はM-CNT信号により分周比が 1/16又は1/17のいずれかに切換え可能なモジュ ラスプリスケーラ、5は4段の分周器で構成された可変 分周器でありこの場合は1段目が分周比1/4、2段目 が分周比1/2、3段目が分周比1/2、4段目が分周 50

比1/2であり全体の分周比は1/32、6はモジュラ スプリスケーラの分周比を制御するための分周器、7は 位相比較器(図中でPFDと表示)、8はループフィル タ(図中でL/Fと表示)である。

【0021】以上のように構成されたPLLシンセサイ ザ発振器の動作を説明する。電圧制御発振器1の発振出 力で周波数が2575MHzの信号は、分配器2によっ て一方は出力端子に導かれ出力信号として取り出され、 もう一方は単分周プリスケーラ3により2分周されて周 からなり、位相同期を行うPLLシンセサイザ発振器に 10 波数が1287. 5MHzの信号となりモジュラスプリ スケーラ4に入力される。

> 【0022】モジュラスプリスケーラ4に入力された信 号はM-CNTにより制御されて分周比を16分周ある いは17分周に切り替えられて、分周される。分周後の 信号はさらに可変分周器5に入力されて、1段目で4分 周、2段目で2分周、3段目で2分周、4段目で2分周 されることにより最終的に可変分周器5において32分 周される。

【0023】モジュラスプリスケーラ4から出力された 20 信号は可変分周器 5 に入力されると同時にモジュラスプ リスケーラの分周比を制御するための3分周器6にも入 力され、さらにそのモジュラスプリスケーラの分周比を 制御するための3分周器6の出力M-CNTをモジュラ スプリスケーラ4の制御信号として入力し、16分周ま たは17分周の切換えを行う。又、可変分周器5の32 分周後の出力は同分周器及びモジュラスプリスケーラの 分周比を制御するための3分周器6のそれぞれのリセッ ト端子に入力される。

【0024】ここで4段の分周器で構成された可変分周 器5の32分周の内の1段目の4分周後の出力である2 0 M H z の信号を取り出し位相比較器 7 に入力する。一 方、基準信号の20MHzは位相比較器7に入力され位 相誤差出力がループフィルタ8によって高周波成分が除 去され低周波数成分のみが電圧制御発振器1に帰還され ることにより位相同期が行われる。このようにして20 MHz成分での位相比較が可能となり、従来の2.5M Hzでの位相比較に比べ、8倍高い周波数において位相 比較をすることが可能となり、プリスケーラ、モジュラ スプリスケーラ、分周器、位相比較器のノイズフロアに 40 対してマージンがとれ低位相雑音化が可能となる。

【0025】図6は本発明の1実施例である図1と従来 例である図4のタイミングチャートである。同図の (A) から (M) は図1に対応し、それぞれの波形は以 下のようになっている。

【0026】すなわち、(A):モジュラスプリスケー ラ4の出力、(B):4段の分周器で構成された可変分 周器5での1/2出力、(C):可変分周器5での1/ 4出力、(D):可変分周器5での1/8出力、

(E):可変分周器5での1/16出力、(F):可変 分周器 5 での 1 / 3 2 出力、(G):基準の 2. 5 MH

8

zの波形、(H):ロック時の位相比較器出力、

(I):基準の5MHzの波形、(J):位相差、

(K):基準の10MHzの波形、(M):位相差、である。


【0027】また、同図の(O)から(W)は図4に対応し、それぞれの波形は以下のようになっている。すなわち、(O):基準の5.0MHzの波形、(P):Nカウンタの1/16出力、(Q):ロック時の位相比較出力、(R):基準の10.0MHzの波形、(S):Nカウンタの1/8出力、(T):ロック時の位相比較出力、(U):基準の20.0MHzの波形、(V):Nカウンタの1/4出力、(W):ロック時の位相比較出力、である。

[0028]

【発明の効果】図2に従来のような低い周波数である2.5 MHz で位相比較を行った場合と、本発明のように20 MHz 帯で位相比較を行った場合の位相雑音特性を示す。本図によって本発明によれば位相雑音が大幅に改善されていることが分かる。以上説明したように位相比較周波数を高くとることにより位相雑音が改善されという大きな効果がある。

【図面の簡単な説明】

【図1】



【図1】本発明の1実施例の回路図

【図2】従来例と本発明との位相雑音の比較

【図3】従来の回路構成例

【図4】図3を具体化した図

【図 5】従来の構成における位相雑音の計算値を示すグラフ

【図6】タイミングチャート

【符号の説明】

1 電圧制御発振器

) 2 出力端子と分周器とに発振器出力を分配する分配 器

3 分周比が1/2のプリスケーラ

4 分周比が1/16又は1/17のいずれかに切換 え可能なモジュラスプリスケーラ

5 4段の分周器で構成された可変分周器でありこの 場合は1段目が分周比1/4、2段目が分周比1/2、 3段目が分周比1/2、4段目が分周比1/2

6 モジュラスコントロール用の分周器


7. 位相比較器

8 ループフィルタ (LPF)


9 分周器

10 分周器


[図3]




[図2]



[図4]



【図5】



【図6】

